當(dāng)今時代，半導(dǎo)體行業(yè)的競爭可謂白熱化，臺積電、三星和英特爾等巨頭都在爭相展示3nm、2nm先進(jìn)工藝的技術(shù)突破。這場超精細(xì)晶體管制造競賽的背后，是對芯片工藝制程新時代的追逐，以及摩爾定律極限的挑戰(zhàn)。

　　GAA、High-NA、先進(jìn)封裝等一系列創(chuàng)新技術(shù)，在為摩爾定律續(xù)命之余，越來越多的研究者近年來開始關(guān)注起一個新的技術(shù)方向——晶圓背面供電(Backside power delivery networks ，BSPDN)。

　　與EUV光刻機(jī)類似，BSPDN被視為繼續(xù)開發(fā)更精細(xì)工藝節(jié)點(diǎn)技術(shù)的基本技術(shù)，預(yù)計將成為*芯片晶圓廠的又一個競爭高地。

　　近日，韓國芯片巨頭三星宣稱要積極布局背面供電網(wǎng)絡(luò)技術(shù)，并宣布將此導(dǎo)入邏輯芯片的開發(fā)藍(lán)圖。同時，英特爾、臺積電等晶圓制造大廠也都在積極布局背面供電技術(shù)。

　　那么，受到業(yè)界大廠廣泛追捧的背面供電技術(shù)是什么?將在摩爾定律中起到什么作用?

　　01 詳解背面供電的優(yōu)勢與價值

　　過去多年來，芯片制造從最小的元件——晶體管開始，然后需要建立越來越小的線路層，用于連接晶體管與金屬層，這些線路被稱為信號互連線，當(dāng)中還包括給晶體管供電的電源線。當(dāng)芯片的裸片制造完成后，還需要把它翻轉(zhuǎn)并封裝起來對裸片進(jìn)行保護(hù)，并提供了與外部的接口，使其真正成為一個商用化的芯片。

　　然而，隨著摩爾定律的演進(jìn)，晶體管越來越小，密度越來越高，堆棧層數(shù)也越來越多，可能需要穿過10-20層堆棧才能為下方的晶體管提供供電和數(shù)據(jù)信號，導(dǎo)致互連線和電源線共存的線路層變成了一個越來越混亂的網(wǎng)絡(luò)。同時，電子在向下傳輸?shù)倪^程中，會出現(xiàn)IR壓降現(xiàn)象，導(dǎo)致電力損失產(chǎn)生。

　　除了電力損失之外，PDN占用的空間也是一個問題。如今芯片內(nèi)部的電源線路，在布線復(fù)雜的后段制程上，往往占據(jù)了至少20%的繞線資源，如何解決信號網(wǎng)絡(luò)跟供電網(wǎng)絡(luò)之間的資源排擠問題，使元件進(jìn)一步微縮，變成芯片設(shè)計者所面臨的主要挑戰(zhàn)之一。

　　對此，業(yè)界開始探索把供電網(wǎng)絡(luò)轉(zhuǎn)移到芯片背面的可能性。

　　背面供電技術(shù)(BSPDN)將原先和晶體管一同排布的供電網(wǎng)絡(luò)直接轉(zhuǎn)移到晶體管的背面重新排布，也是晶體管三維結(jié)構(gòu)上的一種創(chuàng)新，該技術(shù)可以在增加單位面積內(nèi)晶體管密度的同時，避免晶體管和電源網(wǎng)絡(luò)之間的信號干擾，減輕線路后端的布線擁塞并提供電源性能優(yōu)勢，增強(qiáng)芯片的可靠性。

　　背部供電技術(shù)是一項應(yīng)用于先進(jìn)半導(dǎo)體的創(chuàng)新技術(shù)，旨在更好地挖掘晶圓背面空間的潛力。但要把PDN從芯片正面轉(zhuǎn)移到背面，需要兩項關(guān)鍵技術(shù)，分別是埋入式電源軌(BPR)與納米硅穿孔(nTSV)，

　　晶圓制造過程將先制造正面的晶體管，然后添加互聯(lián)層，然后將晶圓反轉(zhuǎn)，并對背面進(jìn)行打磨減薄，在通過納米硅穿孔(TSV)技術(shù)在晶圓背面進(jìn)行制造供電網(wǎng)絡(luò)，并與埋入式的電源軌連接。

　　其中，埋入式電源軌是一種微縮化技術(shù)，可以進(jìn)一步降低標(biāo)準(zhǔn)單元的高度，并減緩IR壓降問題。這些電源軌是埋在電晶體下方的導(dǎo)線，一部份藏在硅基板內(nèi)，另一部份則在淺溝槽隔離氧化層內(nèi)。它們?nèi)〈�了傳統(tǒng)后段制程在標(biāo)準(zhǔn)單元布下的電源線與接地線。

　　使用埋入式電源軌進(jìn)行背面供電

　　在2019年的IEEE國際電子研究會議上，IMEC攜手Arm預(yù)測背面供電技術(shù)所能帶來的效能升級。Arm在其開發(fā)與采用先進(jìn)設(shè)計規(guī)則的CPU上進(jìn)行模擬，并比較“傳統(tǒng)供電”、“晶圓正面供電結(jié)合埋入式電源軌”、“背面供電搭配納米硅穿孔與埋入式電源軌”這三種供電網(wǎng)絡(luò)方法的優(yōu)劣。

　　Arm研究人員發(fā)現(xiàn)BPR本身可以構(gòu)建一個比普通前端供電網(wǎng)絡(luò)效率高40%的電力網(wǎng)絡(luò)。就供電效率的結(jié)果來看，第三種明顯勝過其它方法，與傳統(tǒng)的正面供電網(wǎng)絡(luò)相比，芯片電壓損耗大幅下降7倍。

　　總結(jié)來看，背面供電技術(shù)將帶來截然不同的芯片性能提升：

　　改善物理設(shè)計。背面供電可以大幅減少DRC違規(guī)和時序擁堵，提高芯片利用率達(dá)85%以上。

　　金屬線長縮減。背面供電在M1-M3層可實(shí)現(xiàn)30-50%的金屬線長縮減,這將轉(zhuǎn)化為時鐘功耗降低、緩沖器數(shù)量減少和主動功耗降低。

　　IR Droop效應(yīng)顯著下降。背面供電可以實(shí)現(xiàn)更低的電源網(wǎng)格密度，IR降從50mV下降到20mV，大幅改善芯片性能。

　　系統(tǒng)級指標(biāo)提升。線長減少和IR降低將帶來時鐘功耗減少15-20%、面積縮減15%的系統(tǒng)級優(yōu)勢。據(jù)稱，與傳統(tǒng)供電技術(shù)(FSPDN)相比，BSPDN的性能提高了44%，能效提高了30%。

　　成本降低。通過將電源分配到背面，下面的金屬層將形成一個更寬松的間距，這意味著可以減少EUV光刻次數(shù)，降低成本。

　　諸多優(yōu)勢加持下，使背面供電成為了當(dāng)前熱門的技術(shù)議題。

　　02 代工三巨頭，加碼背面供電技術(shù)

　　臺積電、三星、英特爾等芯片大廠都在積極布局背面供電網(wǎng)絡(luò)技術(shù)，并宣布將導(dǎo)入先進(jìn)邏輯芯片的開發(fā)藍(lán)圖。

　　三星BSPDN開發(fā)計劃曝光

　　除了率先向GAA晶體管的轉(zhuǎn)型外，背面供電技術(shù)也是三星追逐先進(jìn)制程的一個殺手锏。

　　據(jù)ETNews報道，三星電子代工部門首席技術(shù)官Jung Ki-tae Jung在最近舉辦的論壇上宣布“我們計劃在2027年將BSPDN應(yīng)用于1.4nm工藝”。

　　根據(jù)TheElec和三星在今年VLSI研討會上的演講報告，與傳統(tǒng)的前端供電網(wǎng)絡(luò)相比，新的背面供電網(wǎng)絡(luò)(BSPDN)方法成功地將所需的晶圓面積減少了14.8%，芯片能擁有更多空間，公司可增加更多晶體管，提高整體性能;同時布線長度減少了9.2%，有助于降低電阻、使更多電流通過，從而降低功耗，改善功率傳輸狀況。

　　三星電子相關(guān)人士表示：“采用背面供電技術(shù)的半導(dǎo)體的量產(chǎn)時間可能會根據(jù)客戶的日程安排而改變。”三星電子目標(biāo)是在2025年量產(chǎn)2nm工藝，先于1.4nm工藝。據(jù)稱，三星目前正在對背面供電技術(shù)的應(yīng)用進(jìn)行客戶需求調(diào)查。

　　英特爾先聲奪人

　　三星并非*家要采用背面供電技術(shù)的芯片廠商。

　　英特爾顯然也看到了背面供電技術(shù)帶來的諸多好處，在BSPDN技術(shù)上的推進(jìn)最為積極。

　　英特爾將自家的BSPDN稱為PowerVia。不久前，英特爾發(fā)文介紹了PowerVia背面供電技術(shù)，該技術(shù)可幫助實(shí)現(xiàn)降低功耗、提升效率和性能，滿足不斷增長的算力需求。此外，背面供電技術(shù)也提高了設(shè)計的簡易性。

　　在2023年VLSI研討會上，英特爾展示了制造和測試其背面供電解決方案PowerVia的過程，并公布已經(jīng)有良好性能的測試結(jié)果。據(jù)介紹，電源線原本可能占據(jù)芯片上面20%的空間，但是PowerVia背面供電技術(shù)節(jié)省了這一空間，也意味著互連層可以變得更寬松一些。

　　據(jù)了解，英特爾團(tuán)隊還特地制作了“Blue Sky Creek”測試芯片來證明這種方法，證明通過背面供電技術(shù)，電源線和互連線可以分離開來，并做得線徑更大，以同時改善供電和信號傳輸。

　　測試結(jié)果顯示，芯片大部分區(qū)域的標(biāo)準(zhǔn)單元利用率都超過90%，平臺電壓降低了30%，并實(shí)現(xiàn)了6%的頻率增益，同時單元密度也大幅增加，并有望降低成本。PowerVia測試芯片也展示了良好的散熱特性，符合邏輯微縮預(yù)期將實(shí)現(xiàn)的更高功率密度。

　　作為大幅*競爭對手的背面供電解決方案，PowerVia讓包含英特爾代工服務(wù)(IFS)客戶在內(nèi)的芯片設(shè)計公司能更快地實(shí)現(xiàn)產(chǎn)品能效和性能的提升。

　　根據(jù)英特爾PowerVia背面供電技術(shù)的官方介紹，英特爾將在Intel 20A(2nm)將是英特爾*采用PowerVia背面供電技術(shù)及RibbonFET全環(huán)繞柵極晶體管(RibbonFET是英特爾對GAA晶體管的實(shí)現(xiàn))的節(jié)點(diǎn)，預(yù)計將于 2024 年上半年實(shí)現(xiàn)生產(chǎn)準(zhǔn)備就緒，應(yīng)用于未來量產(chǎn)的客戶端ARL平臺，目前正在晶圓廠啟動步進(jìn)(First Stepping)。

　　英特爾制程工藝路線圖(來源：英特爾)

　　這是Pat Gelsinger和英特爾對其架構(gòu)的一次大膽嘗試。對于英特爾來說，在臺積電之前采用PowerVia，通過使用RibbonFET 來做到這一點(diǎn)。這或許是在先進(jìn)工藝上重新奪回*的機(jī)遇。

　　屆時，英特爾在芯片設(shè)計和制程技術(shù)創(chuàng)新方面或?qū)⑻幱谛袠I(yè)*地位。

　　臺積電略顯保守

　　相對于英特爾來說，臺積電對BSPDN技術(shù)的應(yīng)用更加保守。臺積電選擇的BSPDN實(shí)現(xiàn)方法是一種低復(fù)雜度的埋入式電源軌，這種技術(shù)成功率比較高，因為可以在現(xiàn)有的工具上完成。

　　在臺積電2023年技術(shù)研討會上，其透露N2P制程將通過背面供電技術(shù)減少IR Drop和改善信號，將性能提高10%-12%，并將邏輯面積減少10%-15%。

　　但關(guān)于如何實(shí)施背面供電網(wǎng)絡(luò)技術(shù)，臺積電并沒有過多的透露。但臺積電曾經(jīng)介紹過3D IC封裝技術(shù)SoIC，這是他們實(shí)現(xiàn)背面供電的一個很重要的前提準(zhǔn)備。

　　有市場消息稱，臺積電如期2025年上線2nm制程，2025年下半年在新竹市寶山鄉(xiāng)量產(chǎn)，計劃2026年推出N2P制程，這個制程將采用BSPDN技術(shù)。

　　背面供電優(yōu)勢明顯，挑戰(zhàn)仍在

　　雖然從FSPDN到BSPDN的轉(zhuǎn)變聽起來很有希望，且優(yōu)勢明顯，但BSPDN距離真正商用還有一定距離。

　　真正的背面供電網(wǎng)絡(luò)的實(shí)現(xiàn)伴隨著額外的技術(shù)復(fù)雜性。一方面，背面供電技術(shù)需要一種專用的晶圓減薄工藝以及處理將器件晶圓背面電連接到正面的納米硅通孔 (nTSV) 的能力。

　　另一方面，實(shí)現(xiàn)晶圓背面電源供應(yīng)需要在晶圓背面添加金屬層(背面電極)，但背面電極的的加工和設(shè)計并不像正面那樣簡單，由于背面電極和正面電路之間存在物理和電學(xué)障礙，因此必須進(jìn)行詳細(xì)的物理和電學(xué)模擬和設(shè)計。

　　此外，背面供電技術(shù)還存在調(diào)試、散熱和設(shè)計等方面的技術(shù)挑戰(zhàn)。

　　調(diào)試和檢查是BSPDN最有趣的問題之一。英特爾稱其為“黑天鵝"事件，因為調(diào)試的許多工具都必須從頭開始創(chuàng)建，所有調(diào)試工具和EDA設(shè)計工具都是為前端設(shè)計而設(shè)計的。相關(guān)廠商不僅要弄清楚如何生產(chǎn)該工藝，還要弄清楚如何擴(kuò)展該工藝。

　　熱管理是另一個巨大的挑戰(zhàn)，溫度是人們對背面電源一直擔(dān)心的問題之一，因為晶體管的埋層將更難冷卻，而且層數(shù)越多，問題就越多。

　　三星在研討會上還提出了實(shí)施背面供電傳輸模型的*挑戰(zhàn)之一，即與BSPDN相關(guān)的拉伸強(qiáng)度可能會降低。在實(shí)際應(yīng)用時，BSPDN可以減少拉應(yīng)力作用和硅通孔電極(TSV)，導(dǎo)致與金屬層分離。

　　三星表示，這個問題可以通過降低高度或加寬TSV來解決，但在正式宣布解決方案之前需要進(jìn)行詳細(xì)的研究和測試。要成功應(yīng)用BSPDN技術(shù)，還需要在信號和電力線連接方面取得更多進(jìn)步。除了上述之外，還需要在化學(xué)機(jī)械拋光 (CMP) 技術(shù)方面取得進(jìn)步，當(dāng)前的CMP實(shí)施用于從晶圓背面去除5-10微米的“峰谷”，而實(shí)施BSPDN可能需要一種新的方法來拋光晶圓而不損壞底層功率元件。

　　03 寫在最后

　　背面供電技術(shù)的出現(xiàn)，成為了在下一代光刻機(jī)出現(xiàn)之前延續(xù)摩爾定律的一大關(guān)鍵，芯片突破3nm/2nm的關(guān)鍵技術(shù)之一。

　　不難發(fā)現(xiàn)，背面供電網(wǎng)絡(luò)技術(shù)已成為過去幾年在整個芯片制造行業(yè)悄然發(fā)展的技術(shù)概念，預(yù)計未來所有*的芯片晶圓廠都將轉(zhuǎn)向該技術(shù)。

　　從目前各企業(yè)進(jìn)展和投入力度來看，英特爾正在領(lǐng)銜出擊，三星和臺積電則進(jìn)度稍慢。

　　如果英特爾因為沒有更早使用EUV 失去了對臺積電的*優(yōu)勢，那么臺積電也可能會因為沒采取積極的設(shè)計舉措來提高性能而失去*優(yōu)勢。隨著三星的加入，三家在先進(jìn)制程上競爭的代工廠全部加入了BSPDN的研究，這也意味著BSPDN可能會成為一個巨大的拐點(diǎn)。

　　除了晶圓制造公司，上游的設(shè)備公司也在BSPDN領(lǐng)域展開了研究。應(yīng)用材料公司與BESI合作推出的Die-to-Wafer工具，Tokyo Electron提供了一種新Wafer to Wafer工具。這些市場是巨大的增量增長驅(qū)動力，背面供電布線的設(shè)備預(yù)計將以現(xiàn)在晶圓制造的設(shè)備3倍的增長速度增長。

　　總體而言，BSPDN技術(shù)的應(yīng)用將推動半導(dǎo)體工藝的進(jìn)一步發(fā)展，為行業(yè)帶來更高的效率和性能。英特爾、三星電子、臺積電，以及產(chǎn)業(yè)鏈企業(yè)等都在不斷努力尋求技術(shù)突破，以保持在競爭激烈的半導(dǎo)體市場中的*地位。隨著時間的推移，我們期待看到更多關(guān)于BSPDN技術(shù)的進(jìn)展和應(yīng)用。