在經(jīng)歷了前兩年的芯片短缺之后，半導(dǎo)體市場進(jìn)入了長期的下行周期。

　　其中，存儲市場無疑是最慘的。過去幾個季度，存儲市場經(jīng)歷了過去15年來最嚴(yán)重的低迷。自2021年第三季度以來，DRAM和NAND芯片價格分別下降了57%和55%。

　　與之相對應(yīng)的，存儲芯片廠商無一不在飽經(jīng)風(fēng)霜，存儲芯片巨頭的季度營收基本跌去了一半。2022年半導(dǎo)體銷售額ToP5企業(yè)中，有三星電子、SK海力士、美光3家存儲芯片廠商。然而，從Omdia近日披露的數(shù)據(jù)來看，2023年第1季度ToP10榜單中僅剩下三星一家存儲廠商。而上一次SK海力士和美光未能躋身前十還是在2008年。

　　種種跡象都反應(yīng)出存儲市場正在經(jīng)歷“寒冬”。為了控制市場波動、降低庫存擠壓，SK海力士、三星電子、美光科技等存儲芯片大廠紛紛釋出降價、減產(chǎn)策略。

　　盡管當(dāng)前存儲市場遭受重創(chuàng)，但長期來看依舊潛力巨大。根據(jù)Yole數(shù)據(jù)預(yù)計，2025年存儲芯片收入將增長至超過2000億美元的新紀(jì)錄高位。

　　面對市場周期的波動，盡管存儲芯片大廠在縮減資本開支，降低產(chǎn)能，但圍繞技術(shù)創(chuàng)新和產(chǎn)品布局的步伐從未止步。尤其是韓國存儲雙雄三星電子和SK海力士，雙方的競爭態(tài)勢已日趨白熱化。

　　力爭DRAM、NAND基本盤

　　從存儲芯片類別看，DRAM約占存儲器市場53%，NAND Flash約占45%，二者份額合計達(dá)98%，為存儲器市場的兩大標(biāo)桿產(chǎn)品，也是三星電子和SK海力士展開競爭的“基本盤”。

　　DRAM：發(fā)力先進(jìn)制程

　　面對DRAM市場的蕭條，行業(yè)廠商正在持續(xù)研發(fā)推出1α、1β、1γ或更先進(jìn)制程的DRAM產(chǎn)品，嘗試以技術(shù)創(chuàng)新在逆境中站穩(wěn)腳跟。

　　不難理解，對DRAM芯片而言，先進(jìn)制程意味著高能效與高容量，以及更好的終端使用體驗。

　　從存儲巨頭的工藝制程發(fā)展歷程來看，在2016-2017年進(jìn)入1X(16nm-19nm)階段，2018-2019年為1Y(14nm-16nm)，2020年處于1Z(12nm-14nm)時代，目前繼續(xù)向10nm逼近，最新的1α節(jié)點仍處于10+nm階段。后續(xù)，行業(yè)廠商繼續(xù)朝著1β、1γ或更先進(jìn)技術(shù)階段繼續(xù)邁進(jìn)。

　　2022年10月，三星公布的技術(shù)路線圖顯示，預(yù)計2023年三星將進(jìn)入1βnm工藝階段，即第五代10nm級別DRAM產(chǎn)品(另有消息稱，三星將考慮跳過1β DRAM，直接研發(fā)1γ DRAM);同年12月，三星開發(fā)出*采用12nm級工藝技術(shù)打造的16Gb DDR5 DRAM，與上一代產(chǎn)品相比，最新的12nm級DDR5 DRAM功耗降低了23%，晶圓生產(chǎn)率提高了20%。今年5月該產(chǎn)品已開始量產(chǎn)。

　　據(jù)了解，結(jié)合先進(jìn)的多層EUV光刻技術(shù)，這款產(chǎn)品擁有三星最高的DDR5 Die密度，可使晶圓生產(chǎn)率提高20%，功耗有望節(jié)省約23%，最高支持7.2Gbps的運行速度。為了搶占逐漸擴(kuò)大的DDR5市場，三星計劃從2023年開始批量生產(chǎn)，并向數(shù)據(jù)中心和人工智能等領(lǐng)域客戶供貨。

　　而SK海力士重點發(fā)力存儲產(chǎn)品的運行速度。今年5月，SK 海力士宣布已經(jīng)完成了1β 制程技術(shù)(第五代10nm 等級) 研發(fā)，并將其技術(shù)生產(chǎn)的DDR5 服務(wù)器DRAM 進(jìn)行英特爾數(shù)據(jù)中心存儲器認(rèn)證程序。

　　據(jù)介紹，SK海力士這次提供的DDR5 DRAM產(chǎn)品運行速度為6.4Gbps，也是同類產(chǎn)品里速率最高的，與初期的測試品項相比，數(shù)據(jù)處理速度提高了33%。而且，其采用了HKMG (High-K Metal Gate)制程技術(shù)，相較第四代10nm等級的1α制程技術(shù)的產(chǎn)品，功耗降低了20%。

　　SK海力士希望2023年開始量產(chǎn)*進(jìn)的1β制程技術(shù)產(chǎn)品，以業(yè)界最高DRAM競爭力水準(zhǔn)改善2023 年下半年的業(yè)績。此外，SK海力士還打算1β制程技術(shù)延伸到LPDDR5T、HBM3E 等產(chǎn)品上。

　　三星、SK海力士等DRAM廠商爭相爆出有關(guān)第五代1β DRAM的最新研發(fā)進(jìn)展，新一代產(chǎn)品在數(shù)據(jù)處理速度、功耗、耗電量等方面都有了顯著提升，在移動設(shè)備、智能車輛、數(shù)據(jù)中心以及人工智能等領(lǐng)域的應(yīng)用將更加廣泛。

　　與此同時，存儲廠商又開始了對下一代工藝節(jié)點1γ DRAM的研發(fā)。

　　業(yè)界認(rèn)為1γ工藝是DRAM接下來的競爭關(guān)鍵。賽迪顧問集成電路高級分析師楊俊剛表示，1β DRAM產(chǎn)品主要受存儲市場萎靡影響，市場空間相對有限。預(yù)計存儲市場在2023年底或2024年上半年開始反彈，按照DRAM市場技術(shù)迭代速度，市場復(fù)蘇剛好迎來1γ DRAM產(chǎn)品推出時間，所以1γ DRAM產(chǎn)品成為市場復(fù)蘇后各家競爭關(guān)鍵。

　　三星近期放出的消息也側(cè)面應(yīng)證了這一觀點。三星為了擴(kuò)大與競爭對手的技術(shù)差距，已經(jīng)要求其研究人員停止或跳過1β DRAM的開發(fā)，新的目標(biāo)是在今年6月前完成11納米的第六代1γ DRAM的開發(fā)。

　　3D DRAM 是一種采用全新結(jié)構(gòu)的存儲芯片。簡單來說，現(xiàn)有DRAM產(chǎn)品開發(fā)的重點是通過晶體管微縮來提高密度，但隨著線寬進(jìn)入10nm 范圍，業(yè)界開始面臨電容器漏電和干擾等物理限制。為此，三星、SK海力士等一直在開發(fā)圖案化、材料和架構(gòu)方面的顛覆性解決方案，HKMG(High-k/Metal Gate)則成為突破這一困局的解決方案。

　　Transistor Scaling(晶體管微縮)

　　另一方面，3D DRAM順勢成為了存儲廠商迫切想突破DRAM工藝更高極限的新路徑。

　　三星電子和SK海力士等全球DRAM巨頭正在加速推進(jìn)3D DRAM的商用化。三星和SK海力士的高管在官方活動上曾表示，都將3D DRAM作為克服DRAM物理極限的一種方式。三星表示，3D DRAM是半導(dǎo)體行業(yè)未來的增長動力;SK海力士則認(rèn)為，大概在明年，關(guān)于3D DRAM的電氣特性細(xì)節(jié)將被公開，從而決定其發(fā)展方向。

　　NAND：芯片堆疊層數(shù)之爭

　　NAND閃存芯片是最主要的存儲芯片，可以實現(xiàn)大容量存儲、高寫入和擦除速度，多應(yīng)用于大容量數(shù)據(jù)存儲，例如智能手機、平板電腦、U盤、固態(tài)硬盤等領(lǐng)域。

　　2007年，隨著2D NAND達(dá)到規(guī)模極限，東芝率先提出了3D NAND結(jié)構(gòu)概念。2013年三星則率先推出了“V-NAND”，也就是3D NAND。其中的V代表Vertical，垂直的意思，這是一種通過垂直堆疊3D空間中的穿孔連接其單元層的解決方案，這種3D設(shè)計方式不僅帶來了技術(shù)性能的提升，而且還進(jìn)一步控制了成本。

　　三星率先將3D NAND閃存從技術(shù)概念推向了商業(yè)市場。

　　隨后，V-NAND閃存不斷發(fā)展，每一代新的V-NAND都帶來了顯著的性能提升，以及更低的功耗。2013年三星開發(fā)的*個V-NAND閃存僅有24層，目前三星的V-NAND已經(jīng)發(fā)展到了第8代的236層。

　　去年11月，三星宣布已開始量產(chǎn)三星產(chǎn)品中具有最高存儲密度的1Tb三級單元(TLC)第8代V-NAND，其I/O速度高達(dá)2.4 Gbps，相比上一代提升了1.2倍，這可以滿足PCIe 4.0和更高版本PCIe 5.0的性能要求。三星第8代V-NAND層數(shù)達(dá)到了236層。

　　2023年初，三星還制定了開發(fā)新一代3D NAND的計劃：2024年推出的第九代3D NAND有望達(dá)到280層;第十代3D NAND有望跳過300層的區(qū)間，達(dá)到430層，預(yù)計將于2025-2026年推出。此外，三星還計劃到2030年推出超過1000層的產(chǎn)品，以更好地支持未來的數(shù)據(jù)密集型技術(shù)。

　　三星雖是NAND閃存技術(shù)的奠基者并在過去一直領(lǐng)導(dǎo)市場發(fā)展，但在200層以上的競爭上，SK海力士也表現(xiàn)不俗。

　　2018年11月，從第四代96層3D NAND開始，SK海力士推出了新的命名法——4D PUC(Periphery Under Cell)，PUC是一種將外圍電路重新定位到電池底部的技術(shù)，如下圖所示。

　　相比3D方式，4D架構(gòu)具有單元面積更小，生產(chǎn)效率更高的優(yōu)點。為成功研發(fā)4D架構(gòu)的芯片，SK海力士采用了電荷捕獲型技術(shù)(CTF)和PUC技術(shù)，進(jìn)而確保了成本、性能、產(chǎn)品質(zhì)量等層面的全球*競爭力。

　　4D NAND(圖源：SK海力士)

　　98層之后，SK海力士陸續(xù)開發(fā)出128層、176層3D NAND。2022年8月，SK海力士宣布開發(fā)出最新的238層4D NAND閃存，并已于今年6月開始投入量產(chǎn)。(4D NAND代表的是一種先進(jìn)性，而不是指進(jìn)入第四維度)

　　據(jù)介紹，SK海力士的238層NAND閃存成功堆棧更高層數(shù)的同時，實現(xiàn)了業(yè)界最小的面積，生產(chǎn)效率比上一代的176層提升了34%。此產(chǎn)品的數(shù)據(jù)傳輸速度為每秒2.4Gb，號稱比上一代的速度快50%，并且改善了約20%的讀寫性能。

　　在ISSCC 2023會議期間，SK海力士公布了在3D NAND閃存開發(fā)方面的最新突破，展示了其最新300層堆疊第8代3D NAND Flash的原型。

　　據(jù)SK海力士介紹，第8代3D NAND閃存主要運用了五個方面的技術(shù)，包括引入三重驗編程(TPGM)功能，可縮小電池閾值電壓分布，將tPROG減少10%，從而提高性能;自適應(yīng)未選字符串預(yù)充電(AUSP)，另一種將tPROG降低約2%的方法;編程虛擬串(PDS)技術(shù)，降低通道電容負(fù)載來縮短tPROG和tR的世界線建立時間;平面級讀取重試(PLRR)功能，允許在不終止其他平面的情況下改變平面的讀取級別，從而立即發(fā)出后續(xù)讀取命令，最終提高了服務(wù)質(zhì)量和讀取性能。

　　SK海力士沒有提供第8代3D NAND閃存的時間表，有行業(yè)人士估計，可能要等到2024年末或2025年某個時候才會上市。與此同時，SK海力士的第7代238層3D NAND閃存預(yù)計將被整合到2023年推出的新款閃存產(chǎn)品的生產(chǎn)周期里。

　　早在2019年，SK海力士就做出過大膽假設(shè)，計劃2025年推出500層堆疊產(chǎn)品，并在2032年實現(xiàn)800層以上。

　　自從NAND閃存進(jìn)入3D時代，芯片的層數(shù)比拼一直是各大NAND閃存芯片廠商競爭的重點，堆棧層數(shù)猶如摩天大樓一樣越來越高。在3D NAND技術(shù)賽跑中，存儲廠商從最初的24層、32層，一路堆到了128層、176層，直至200+層。層數(shù)越高，NAND閃存可具有的容量就越大，增加層數(shù)以及提高產(chǎn)量也是衡量技術(shù)實力的標(biāo)準(zhǔn)。

　　縱觀當(dāng)前全球的閃存格局，層數(shù)之爭依舊是NAND閃存的主旋律。各大廠商紛紛采取措施，為盡可能多的占領(lǐng)市場的進(jìn)行擴(kuò)產(chǎn)，正在往更多層數(shù)進(jìn)行技術(shù)邁進(jìn)。

　　雖然現(xiàn)在還無法預(yù)測3D NAND最高可堆疊至多少層，不過隨著頭部企業(yè)持續(xù)加大3D NAND閃存市場布局，推動技術(shù)創(chuàng)新和演進(jìn)，3D NAND閃存堆棧高度不斷突破極限。

　　但需要強調(diào)的是，雖然3D NAND未來發(fā)展方向是堆棧添加更多的層，但NAND層數(shù)的競爭將對制造工藝帶來更大挑戰(zhàn)。正如三星高管所言，為了推動1000層的NAND技術(shù)，將面臨穩(wěn)定性問題，就像建造摩天大廈一樣必須考慮坍塌、彎曲和開裂等因素。此外，他們還必須解決連接孔加工工藝、電池干擾最小化、層高縮短以及每層儲存容量擴(kuò)大等問題。

　　“基本盤”之外，競爭再現(xiàn)新高地

　　除了在DRAM和NAND上的比拼之外，韓國存儲雙雄在GDDR、LPDDR、HBM、PIM、UFS等細(xì)分賽道仍展現(xiàn)出新的競爭姿態(tài)。

　　GDDR：GDDR7，釋放下一代顯存潛力

　　GDDR(Graphics DDR)，即圖形DDR，它是為了設(shè)計高端顯卡而特別設(shè)計的高性能DDR存儲器規(guī)格，是打破“內(nèi)存墻”的有效方案。

　　去年，三星公布了為GPU和服務(wù)器開發(fā)GDDR7 DRAM的計劃。近日，三星宣布已完成 GDDR7 DRAM芯片的開發(fā)，將有助于提升在需要出色圖形性能的領(lǐng)域的用戶體驗，例如工作站、個人電腦和游戲機，并有望擴(kuò)展到未來的應(yīng)用領(lǐng)域，如人工智能、高性能計算(HPC)和汽車車輛等。

　　據(jù)了解，三星的GDDR7 DRAM擁有破紀(jì)錄的1.5TBps帶寬，比GDDR6 DRAM高出40%，能效也比GDDR6 DRAM芯片高出20%。得益于PAM3(脈沖幅度調(diào)制)信號方法的增強，它的每引腳速度為32Gbps，比上一代產(chǎn)品高出33%。

　　三星還為其新芯片提供了較低電壓的選擇，為了減少熱量產(chǎn)生，除了IC架構(gòu)優(yōu)化之外，三星還在封裝中使用了具有高導(dǎo)熱性的新型EMC材料。所有這些改進(jìn)使其熱阻降低了70%，從而提供了更穩(wěn)定的產(chǎn)品，即使在高壓力的操作條件下也能表現(xiàn)良好。

　　三星的重要客戶將于今年開始測試GDDR7 DRAM芯片進(jìn)行驗證。但由于沒有來自JEDEC的硬性承諾，因此沒有預(yù)計GDDR7發(fā)布的具體時間表。鑒于如今有如此多的AI和HPC公司致力于帶寬需求高的產(chǎn)品，其中一兩家可能會更快發(fā)布依賴GDDR7顯存的解決方案。但GDDR7的大規(guī)模采用預(yù)計會與AMD和NVIDIA的下一代圖形卡的量產(chǎn)同時發(fā)生。

　　反觀SK海力士，其近年來在GDDR閃存顆粒上的信息披露并不多，而是更多在強調(diào)以基于GDDR為接口的DRAM存內(nèi)計算產(chǎn)品GDDR6-AiM(PIM)及其優(yōu)勢，此部分放在下文做詳細(xì)介紹。

　　HKMG技術(shù)賦能LPDDR

　　LPDDR指的是Low Power DDR，中文全稱為低功耗雙信道同步動態(tài)隨機存取內(nèi)存，通常以先進(jìn)封裝技術(shù)直接堆在CPU處理器上方，減少通道寬度以及其他一些犧牲部分反應(yīng)時間的方法來降低體積和功耗。因此，是移動應(yīng)用場景的主流內(nèi)存產(chǎn)品。

　　2022年10月，SK海力士宣布開始銷售基于HKMG技術(shù)的全新1αnm LPDDR5X DRAM, 即便在低功率設(shè)置下也實現(xiàn)了晶體管性能的顯著提高。

　　SK海力士官宣LPDDR5X LPDDR開始銷售

　　SK海力士的LPDDR5X DRAM是*在低功耗應(yīng)用中使用HKMG成功批量生產(chǎn)的產(chǎn)品，通過大尺度微縮，同時利用全新HKMG晶體管構(gòu)建塊的優(yōu)勢了，晶體管的性能獲得顯著提升;考慮到HKMG的固有特性和針對HKMG優(yōu)化的設(shè)計方案，可以有效控制泄漏電流，較之上一代產(chǎn)品速度提高33%，功耗降低25%。SK海力士的技術(shù)不僅達(dá)到行業(yè)的目標(biāo)標(biāo)準(zhǔn)，還因為*功耗而實現(xiàn)ESG價值*化。

　　采用HKMG的效果

　　借助HKMG，一層薄薄的高k薄膜可取代晶體管柵極中現(xiàn)有的SiON柵氧化層，以防止泄漏電流和可靠性降低。此外，通過減小厚度，可以實現(xiàn)持續(xù)微縮，從而顯著減少泄漏，并改善基于多晶硅/SiON的晶體管的速度特性。

　　在SK海力士推出LPDDR5X后不久，三星電子也緊接著宣布稱，其最新與移動處理器大廠高通合作的LPDDR5X DRAM，日前以8.5Gbps的業(yè)界最快速度通過了驗證。

　　三星電子存儲產(chǎn)品規(guī)劃團(tuán)隊執(zhí)行副總裁Daniel Lee表示，8.5Gbps LPDDR5X DRAM的聯(lián)合驗證，使我們能夠?qū)⑦@一高速存儲介質(zhì)的市場推廣速度加快一年多，這是我們與高通技術(shù)公司長期合作取得的巨大成就。

　　隨著LPDDR內(nèi)存的使用范圍不斷擴(kuò)大到智能手機以外的人工智能和數(shù)據(jù)中心應(yīng)用，存儲和SoC供應(yīng)商之間的緊密合作變得更加重要。SK海力士和三星將繼續(xù)積極與行業(yè)創(chuàng)新者合作，以提高生態(tài)系統(tǒng)對未來LPDDR標(biāo)準(zhǔn)的準(zhǔn)備程度。

　　存儲雙雄競逐HBM

　　眾所周知，由于處理器與存儲器的工藝、封裝和需求的不同，二者之間的性能差距越來越大。

　　存儲器數(shù)據(jù)訪問速度跟不上處理器的數(shù)據(jù)處理速度，數(shù)據(jù)傳輸就像處在一個巨大的漏斗之中，不管處理器灌進(jìn)去多少，存儲器都只能“細(xì)水長流”。有數(shù)據(jù)顯示，處理器和存儲器的速度失配以每年50%的速率增加。

　　兩者之間數(shù)據(jù)交換通路窄以及由此引發(fā)的高能耗兩大難題，在存儲與運算之間筑起了一道“內(nèi)存墻”。與此同時，隨著數(shù)據(jù)的爆炸勢增長，內(nèi)存墻對于計算速度的影響愈發(fā)顯現(xiàn)。

　　CPU與存儲器發(fā)展趨勢

　　為此，業(yè)界希望通過增加存儲器帶寬解決大數(shù)據(jù)時代下的“內(nèi)存墻”問題，HBM便應(yīng)運而生。

　　HBM(High Bandwidth Memory，高帶寬內(nèi)存)是一款新型的內(nèi)存芯片，其實就是將很多個DDR芯片堆疊在一起后和GPU封裝在一起，實現(xiàn)大容量、高位寬的DDR組合陣列，該技術(shù)可以說是DRAM從傳統(tǒng)2D向立體3D發(fā)展的主要代表產(chǎn)品，開啟了DRAM 3D化道路。

　　HBM主要是通過硅通孔(TSV)技術(shù)進(jìn)行芯片堆疊，以增加吞吐量并克服單一封裝內(nèi)帶寬的限制，將數(shù)個DRAM裸片垂直堆疊，裸片之間用TVS技術(shù)連接。從技術(shù)角度看，HBM充分利用空間、縮小面積，正契合半導(dǎo)體行業(yè)小型化、集成化的發(fā)展趨勢，并且突破了內(nèi)存容量與帶寬瓶頸，被視為新一代DRAM解決方案。

　　裸片之間用TSV技術(shù)連接

　　在內(nèi)存領(lǐng)域，三星和SK海力士圍繞關(guān)于HBM的競賽已悄然打響。

　　自2014年*硅通孔HBM產(chǎn)品問世至今，HBM技術(shù)已經(jīng)發(fā)展至第四代，分別是：HBM、HBM2、HBM2E、HBM3，HBM芯片容量從1GB升級至24GB，帶寬從128GB/s提升至819GB/s，數(shù)據(jù)傳輸速率也從1Gbps提高至6.4Gbps。

　　HBM性能演進(jìn)(圖源：Rambus)

　　與傳統(tǒng)DRAM相比，HBM具備高帶寬、高容量、低延時與低功耗等優(yōu)勢，可以加快AI數(shù)據(jù)處理速度，更適用于ChatGPT等高性能計算場景。據(jù)了解，在英偉達(dá)A100/***等高端GPU中，HBM的滲透率接近100%。

　　SK海力士是HBM市場的先行者，也是全面布局四代HBM的廠商。2014年，SK海力士與AMD聯(lián)合開發(fā)*代硅通孔HBM產(chǎn)品;2018年SK海力士發(fā)布第二代HBM產(chǎn)品HBM2;隨后2020年SK海力士發(fā)布第三代HBM——HBM2E，作為HBM2的擴(kuò)展版本，性能與容量進(jìn)一步提升;2021年10月SK海力士成功開發(fā)出第四代產(chǎn)品HBM3，并于2022年6月開始量產(chǎn)。

　　SK海力士今年4月20日宣布，在全球首次實現(xiàn)垂直堆疊12個單品DRAM芯片，成功開發(fā)出最高容量24GB的HBM3 DRAM。該產(chǎn)品容量較上一代HBM3 DRAM提升50%。SK海力士已向客戶提供樣品，正接受客戶公司的性能驗證。

　　在AI市場奪得先機，是SK海力士如此迫切地推陳出新的主要原因。值得注意的是，英偉達(dá)為SK海力士HBM產(chǎn)品的大客戶，英偉達(dá)已將16GB HBM3 DRAM搭配A100 GPU供ChatGPT使用，并已將SK海力士的第四代HBM安裝至性能更強的*** GPU上。SK海力士也按照英偉達(dá)的計劃，在去年增加了HBM3 DRAM的產(chǎn)量。

　　另外，值得關(guān)注的是，MR-MUF是SK海力士首先開發(fā)的技術(shù)，據(jù)了解目前只有SK海力士使用該技術(shù)生產(chǎn)HBM。

　　SK海力士在近期的投資者活動日中強調(diào)，他們已開發(fā)出不同于競爭對手的封裝技術(shù)(MR-MUF)并以長期*的方式從合作伙伴那里獲得關(guān)鍵材料，以此保障了其技術(shù)優(yōu)勢。

　　MR-MUF封裝是當(dāng)半導(dǎo)體芯片附著到電路上并且芯片向上堆疊時，用一種稱為環(huán)氧模塑料(EMC)的材料填充并附著芯片之間的空間的工藝。之前的競爭對手在此過程中使用了非導(dǎo)電膜 (NCF) 技術(shù)。MR-MUF封裝對HBM芯片的外部結(jié)構(gòu)有重大影響。SK 海力士在創(chuàng)建12層HBM3時，將一款產(chǎn)品中堆疊的DRAM數(shù)量從8個(16GB)增加到12個，從而將容量增加了約50%。

　　憑借這項技術(shù)，SK海力士實現(xiàn)了24GB的*當(dāng)前容量。SK海力士認(rèn)為，MR-MUF封裝技術(shù)將有效保持其計劃于明年發(fā)布的第五代HBM3E的市場競爭力，超越目前已量產(chǎn)的第四代產(chǎn)品HBM3。

　　隨著HBM3E需求的爆炸性增長，產(chǎn)量顯著增加。SK海力士決定使用最新的尖端10納米級第五代 (1β) 技術(shù)大幅提高明年的產(chǎn)量。大部分增量將由HBM3E填充。這表明SK海力士正在以HBM為首要業(yè)務(wù)戰(zhàn)略，全力克服半導(dǎo)體低迷。據(jù)悉，SK海力士約40%的營業(yè)利潤來自HBM。

　　三星也在積極跟進(jìn)，三星對HBM的布局從HBM2開始，目前，三星已經(jīng)向客戶提供了HBM2和HBM2E產(chǎn)品。2016年三星量產(chǎn)HBM2;2020年三星推出了HBM2。

　　在2022年技術(shù)發(fā)布會上發(fā)布的內(nèi)存技術(shù)發(fā)展路線圖中，三星展示了涵蓋不同領(lǐng)域的內(nèi)存接口演進(jìn)的速度。三星HBM3技術(shù)2022年已經(jīng)量產(chǎn)，其單芯片接口寬度可達(dá)1024bit，接口傳輸速率可達(dá)6.4Gbps，相比上一代提升1.8倍，從而實現(xiàn)單芯片接口帶寬819GB/s

　　另據(jù)媒體報道，三星已于今年4月26日向韓國專利信息搜索服務(wù)提交“Snowbolt”商標(biāo)申請，預(yù)估該商標(biāo)將于今年下半年應(yīng)用于DRAM HBM3P產(chǎn)品。

　　預(yù)計三星HBM3P接口速度將高達(dá)7.2Gbps，數(shù)據(jù)傳輸率相比這一代提升10%，從而將堆疊的總帶寬提升到5TB/s以上。HBM3P單芯片和堆疊芯片都將實現(xiàn)更多的總帶寬提升，而這也將會成為人工智能應(yīng)用的重要推動力，預(yù)計在2025年之后的新一代云端旗艦GPU中看到HBM3P的使用，從而進(jìn)一步加強云端人工智能的算力。

　　集邦咨詢數(shù)據(jù)顯示，2022年三大原廠HBM市占率分別為SK海力士50%、三星約40%、美光約10%。

　　對于市場份額占比情況，三星電子負(fù)責(zé)半導(dǎo)體業(yè)務(wù)的DS部門總裁 Kyung Kye-hyun在7月份的員工內(nèi)部溝通活動上表示，“三星HBM產(chǎn)品的市場份額仍超過50%”，他駁斥了有關(guān)該公司內(nèi)存競爭力正在下降的擔(dān)憂。

　　無論怎樣，隨著高性能存儲半導(dǎo)體市場有望快速增長，HBM相關(guān)市場預(yù)計每年增長40%以上，三星電子和SK海力士之間的HBM產(chǎn)品開發(fā)競爭仍在升溫。

　　有關(guān)HBM未來潛力與演進(jìn)方向的更多分析內(nèi)容，在此不過多贅述，有興趣的讀者可查閱筆者此前文章《》。

　　PIM，打破芯片“內(nèi)存墻”

　　如果是HBM是通過增加存儲器帶寬來解決大數(shù)據(jù)時代下的“內(nèi)存墻”問題。那么，存算一體(PIM)就是另一種解決“存儲墻”與“功耗墻”問題的技術(shù)路徑。

　　存算一體，又稱存內(nèi)計算，是一項打破傳統(tǒng)馮諾依曼架構(gòu)的新型運算架構(gòu)，通過將存儲和計算有機結(jié)合，直接利用存儲單元進(jìn)行計算，極大地消除了數(shù)據(jù)搬移帶來的開銷，解決了傳統(tǒng)芯片在運行人工智能算法上的“存儲墻”與“功耗墻”問題，可以數(shù)十倍甚至百倍地提高人工智能運算效率，降低成本。

　　存算一體概念圖

　　隨著AI的發(fā)展數(shù)據(jù)量暴增，存儲墻、功耗墻成為越來越不容忽視的問題，存內(nèi)計算已然成為新趨勢。

　　對此，SK海力士開發(fā)出了公司*基于PIM技術(shù)的產(chǎn)品——GDDR6-AiM(Accelerator-in-Memory，內(nèi)存加速器)的樣本。GDDR6-AiM是將計算功能添加到數(shù)據(jù)傳輸速度為16Gbps的GDDR6內(nèi)存的產(chǎn)品。與傳統(tǒng)DRAM相比，將GDDR6-AiM與CPU、GPU相結(jié)合的系統(tǒng)可在特定計算環(huán)境中將演算速度提高至最高16倍。

　　AiM存內(nèi)加速器方案(圖源：SK海力士)

　　此外，GDDR6-AiM的工作電壓為1.25V，低于GDDR6內(nèi)存的標(biāo)準(zhǔn)工作電壓(1.35V)。不僅如此，PIM的應(yīng)用還減少了與CPU、GPU的數(shù)據(jù)傳輸往來，從而降低了CPU及GPU的能源消耗，借此GDDR6-AiM成功使功耗降低80%。GDDR6-AiM有望在機器學(xué)習(xí)、高性能計算、大數(shù)據(jù)計算和存儲等領(lǐng)域有廣泛應(yīng)用。

　　SK海力士AiM的另一大優(yōu)勢在于他們已經(jīng)實現(xiàn)了全套軟件棧，包括設(shè)備驅(qū)動、runtime庫、框架和應(yīng)用等，也支持AiM軟件仿真器，支持用戶自行開發(fā)AI應(yīng)用，而無需硬件評估板。

　　其實三星在PIM上也早有布局，早在2021年初推出HBM2E后，三星就已經(jīng)開始規(guī)劃如何充分利用這些高帶寬內(nèi)存的性能，其中之一就是PIM。

　　與SK海力士不同的是，三星打造的*PIM為HBM-PIM，在內(nèi)存核心中了集成了名為可編程計算單元的AI引擎，用于處理一部分的邏輯功能。經(jīng)過測試，HBM-PIM可推升2.5倍系統(tǒng)效能，且降低逾60%的能耗。

　　三星表示，HBM-PIM測試結(jié)果展現(xiàn)出龐大的商業(yè)潛力，隨著技術(shù)發(fā)展標(biāo)準(zhǔn)化，技術(shù)應(yīng)用將進(jìn)一步擴(kuò)大范圍，并延伸至新世代電腦，AI應(yīng)用HBM3、智能終端移動存儲及數(shù)據(jù)中心存儲模組。

　　除了這種將PIM集成到商用AI加速器的方案以外，三星也同時推出了直接將PIM集成到DRAM模塊中的方案AXDIMM，通過直接在DRAM模塊中對多組內(nèi)存芯片進(jìn)行并行運算，減少了CPU和DRAM之間的大量數(shù)據(jù)移動。

　　此外，三星還在研究基于MRAM的PIM技術(shù)，眾所周知，MRAM比DRAM的速度更快，而且運行時更省電。三星在2022年1月12日在*期刊nature發(fā)表了題為”crossbar array of magnetoresistive memory devices for in-memory computin”的論文，實現(xiàn)了在MRAM上的存內(nèi)計算

　　從三星半導(dǎo)體的PIM技術(shù)展示也來看，他們也計劃將這一技術(shù)應(yīng)用到GDDR和LPDDR中，不過這幾年間的主要技術(shù)公開展示都集中在HBM-PIM上。

　　寫在最后

　　盡管半導(dǎo)體產(chǎn)業(yè)發(fā)展暫時進(jìn)入“寒冬”，但從韓國存儲雙雄的動態(tài)和布局來看，存儲賽道上的技術(shù)競爭仍舊十分激烈。

　　無論是第五代10nm級DRAM技術(shù)，還是更高層數(shù)堆疊的NAND Flash，以及HBM、PIM等創(chuàng)新技術(shù)，存儲大廠都在積極發(fā)力，以保持市場*地位，并滿足市場對高容量、高性能產(chǎn)品需求，呈現(xiàn)出持續(xù)發(fā)展的潛能。

　　與此同時，在復(fù)雜的國際貿(mào)易關(guān)系背景下，三星電子和SK海力士這兩家韓國存儲巨頭，或許還將填補美光被禁后出現(xiàn)的市場空缺，進(jìn)一步吃到市場紅利，逐漸拉開與競爭對手的身位。