2017 年 11 月21日，時(shí)任臺積電董事長的張忠謀在臺下默默鼓掌，這一天的主角，不是聲名赫赫的他，而是此前默默無名的余振華。

　　接過獎(jiǎng)項(xiàng)的他，指了指著一旁記者手中的iPhone說：“這個(gè)就有InFO(整合扇出型封裝)，從iPhone 7就開始了，現(xiàn)在繼續(xù)在用，iPhone 8、iPhone X，以后別的手機(jī)也會(huì)開始用這個(gè)技術(shù)。”

　　這里提到的InFO，即先進(jìn)封裝中的一種，正是它讓臺積電輕松吃下iPhone 7中 A10處理器的全部訂單，把2015年還在代工A9處理器的三星擠出局，一舉奠定了臺積電的江湖地位。

　　依靠著InFO，蘋果A10處理器在沿用16nm FinFET 工藝的情況下，依舊實(shí)現(xiàn)了不俗的性能提升，相較于隔壁用上三星10nm工藝的驍龍835和Exynos 8890也未遜色多少。

　　而先進(jìn)封裝這把利器，此時(shí)借由蘋果之手，揭開了它神秘的面紗，向著世人款款而來。

　　封裝，摸著石頭過河

　　蘋果與先進(jìn)封裝的故事，可能還得從2007年講起。

　　下面這張圖是諾基亞N95——一款發(fā)售于2007年3月的智能手機(jī)的主板，它不僅搭載了強(qiáng)悍的雙處理器，還有密密麻麻的模擬芯片，其復(fù)雜程度，并不亞于當(dāng)時(shí)任意一款高端筆記本電腦。

　　同時(shí)N95還有三塊不同的存儲芯片，散布在兩顆處理器的周圍，光是想要弄清這款手機(jī)的硬件架構(gòu)，就需要花費(fèi)不少力氣，維修起來也是件相當(dāng)麻煩的事情。

　　而另外一張主板圖同樣來自于2007年發(fā)售的手機(jī)——初代iPhone，仔細(xì)觀察后，我們會(huì)發(fā)現(xiàn)，整個(gè)主板的集成度相較于N95更高，各類芯片密密麻麻地排布在一起，彼此間的空隙大大縮短。

　　更重要的是，我們在這個(gè)主板上，只能找到處理器與NAND，在所有手機(jī)中都能看到的DRAM卻沒了蹤影，難道說蘋果有什么黑科技，能把DRAM丟到副板上?

　　答案藏在蘋果Logo芯片的下方，這顆名為APL0098的SoC，實(shí)際上是三星S5L8900的換皮版，它的下方，封裝堆疊了兩塊三星出品的512 MB SDRAM，是的沒錯(cuò)，蘋果在初代iPhone上就采用了層疊式封裝 (PoP)，將DRAM和SoC集成在了一起。

　　而這項(xiàng)技術(shù)，自然也是出自三星之手，臺積電當(dāng)時(shí)也不得不甘拜下風(fēng)，從初代iPhone到iPhone 5s，所有蘋果處理器與封裝均由三星單獨(dú)完成，甚至于蘋果A4自研芯片的研發(fā)，也在相當(dāng)程度上受到了三星的影響。

　　有中國臺 灣半導(dǎo)體人士評價(jià)道，三星是舉世*可量產(chǎn)存儲與處理器，也有自家封測廠的半導(dǎo)體廠，由它承制，整個(gè)A7處理器可在「一個(gè)屋頂」下完成，在成本、整合度擁有巨大優(yōu)勢，臺積電確實(shí)難以在短時(shí)間內(nèi)追趕上。

　　蘋果青睞PoP封裝也不是沒有理由的，與傳統(tǒng)封裝相比，PoP封裝占用較少的基板，而較小的尺寸與較少的重量反過來又減小了電路板面積，而與DRAM較短的互聯(lián)能實(shí)現(xiàn)更快的數(shù)據(jù)傳輸速率，且在制造過程的每個(gè)環(huán)節(jié)都能節(jié)約成本。

　　iPhone 5s上的先進(jìn)封裝不過是蘋果小試牛刀，蘋果真正用好這一利器，還要等到2014年的Apple Watch。

　　在這一年9月的發(fā)布會(huì)上，蘋果的CEO庫克在時(shí)隔多年后又一次準(zhǔn)備了One More Thing，只不過這次主角是智能穿戴，繼iPad之后，蘋果又推出了Apple Watch這一全新品類。

　　發(fā)布會(huì)上，庫克也是大吹特吹了一通，雖然Apple Watch并不是市面上最早的智能手表，但庫克仍然把它視作一款革命性的產(chǎn)品，“它不是縮小版的 iPhone，而是一種'直接通過手腕進(jìn)行通信的創(chuàng)新方式，它的功能遠(yuǎn)不止這些。"庫克在舞臺上信誓旦旦。

　　Apple Watch的諸多先進(jìn)功能現(xiàn)在看來已經(jīng)稀疏平常，大部分千元級別的智能手表都可以輕松做到，但它的核心——S1芯片卻是其他廠商從未追趕上的。

　　當(dāng)拆解機(jī)構(gòu)掀開Apple Watch的屏幕時(shí)，映入眼簾的只有一塊電池和一顆線性振動(dòng)馬達(dá)，驅(qū)動(dòng)手表的處理器卻沒了蹤影，直到掀開電池，印著蘋果Logo的封裝芯片才得以揭曉。

　　這塊印著S1的芯片被牢牢壓在了電池和馬達(dá)下面，而它采用的封裝工藝，正是我們今天津津樂道的SiP(System In a Package系統(tǒng)級封裝)。

　　拆解顯示，SiP封裝真正體現(xiàn)了將整個(gè)系統(tǒng)進(jìn)行封裝的精髓，在一塊26.15 mm x 28.50 mm的主板上，集成了多達(dá)14顆左右的核心芯片產(chǎn)品，以及上百個(gè)電阻電容等元器件，所有元器件都有各自獨(dú)立的封裝，并緊密有序地排列在主板上，而除了慣性組合傳感器外，其他都元器件都封裝在一起，整個(gè)封裝的厚度僅為1.16mm。

　　26.15 mm x 28.50 mm×1.16mm，傳統(tǒng)芯片的大小，構(gòu)成了一個(gè)系統(tǒng)，其復(fù)雜程度，甚至超越了當(dāng)年與它一同發(fā)售的iPhone 6主板。

　　但先進(jìn)封裝的背后，不再是熟悉的三星操刀，蘋果把目光拋向了中國臺 灣，晶圓代工固然是這里遠(yuǎn)近聞名的優(yōu)勢，臺積電就肩負(fù)著代工A8芯片的重任，但封裝測試作為半導(dǎo)體中極為重要的一環(huán)，中國臺 灣也并不比其他國家地區(qū)遜色多少。

　　那S1芯片，背后又是誰在出力呢?據(jù)媒體報(bào)道，S1的 SiP基板出自景碩與南電之手，而SiP封裝及模組代工則由封測大廠日月光獨(dú)占，三大供應(yīng)商因蘋果走到了一起，一同為初代Apple Watch小巧身軀里注入了強(qiáng)大的動(dòng)力。

　　PoP加SiP，蘋果摸著石頭過河，在先進(jìn)封裝上踩出了一條屬于自己的路。

　　強(qiáng)強(qiáng)聯(lián)合，改變世界

　　眼看著自初代iPhone以來，先進(jìn)封裝越來越吃香，蘋果也開始琢磨起了更高級的封裝形式，光是三星的PoP已經(jīng)難以滿足蘋果的胃口，更薄的封裝已經(jīng)勢在必行。

　　而代工過A8和部分A9芯片的臺積電，拿出了一項(xiàng)蘋果無法拒絕的技術(shù)——InFO。

　　事實(shí)上，臺積電從2009年就已開始布局封裝，其中的帶頭人是蔣尚義，而負(fù)責(zé)開發(fā)的，就是前文中提到的余振華，他一手締造了今天在AI中正火熱的CoWoS。

　　當(dāng)時(shí)張忠謀對先進(jìn)封裝這個(gè)方向極為看好，還專門撥了400個(gè)研發(fā)工程師給余振華，他也不負(fù)眾望，在三年后順利開發(fā)出CoWoS技術(shù)，即*代CoWoS技術(shù)。

　　這項(xiàng)2011年發(fā)布的技術(shù)，首先是被賽靈思的高端 FPGA 采用。其中Si 中介層的*尺寸為775mm2 (25 mm x 31 mm)，接近一個(gè)掩模版的曝光尺寸(26mm x 33mm)(在 ArF 浸入式光刻機(jī)的情況下)，而FPGA 芯片制造技術(shù)是 28 納米 CMOS 工藝，采用該技術(shù)的賽靈思高端FPGA“7V2000T”在“CoWoS_S”中配備了四個(gè)FPGA邏輯芯片。

　　在2014年發(fā)布的第二代“CoWoS_S”中，硅中介層擴(kuò)大到1150mm2，接近1287mm2，這是1.5分劃板的曝光面積，在2015年被賽靈思高端FPGA“XCVU440”采用，其采用20 納米 CMOS 工藝，配備了三塊 FPGA 邏輯芯片。

　　接連兩代的CoWoS，都沒有翻起太大的風(fēng)浪，只有賽靈思成為了臺積電這項(xiàng)新技術(shù)的顧客，這也讓開發(fā)技術(shù)的余振華產(chǎn)生了動(dòng)搖，“(好像)某人夸下�？�，要了大量資源，做了個(gè)沒什么用的東西，“他在后續(xù)的采訪中回憶道。

　　是CoWoS技術(shù)還不夠好嗎?當(dāng)然不是，理論上利用這項(xiàng)技術(shù)的處理器，可以縮減多達(dá)70%厚度，對于寸土寸金的半導(dǎo)體來說，這個(gè)誘惑不可謂不大。

　　但打消他們念頭的，是CoWoS的成本，有臺積電的客戶在接洽時(shí)表示，這類技術(shù)要被接受，價(jià)格不能超過每平方毫米1美分，但CoWoS的價(jià)格卻達(dá)到了5倍以上，即使是大公司，難免也會(huì)感到肉疼。

　　為了改變叫好不叫座的局面，臺積電的高層決定開發(fā)一個(gè)每平方毫米1美分的先進(jìn)封裝技術(shù)，性能可以比CoWoS略差一些，但是一定要爭取到大客戶。

　　這項(xiàng)技術(shù)就是首度用在iPhone 7與7Plus的InFO封裝，最終成為臺積電吃下蘋果A10芯片全部訂單的關(guān)鍵之所在。

　　InFO全稱為Integrated Fan-Out，意為集成式扇出型封裝，重點(diǎn)為集成和扇出型封裝。提到InFO封裝，首先要先說一下FOWLP(Fan-Out Wafer Level package)封裝。傳統(tǒng)的WLP在切割前進(jìn)行封裝，雖然減小了封裝尺寸，但是使I/O數(shù)量受到了限制，為了滿足I/O數(shù)量增多的需求，F(xiàn)OWLP應(yīng)運(yùn)而生。FOWLP使用扇出型技術(shù)，通過RDL層，將Die表面的觸點(diǎn)擴(kuò)展到Die的投影面積之外，增加了凸點(diǎn)布置的靈活性以及增多了引腳數(shù)量。通常情況下的FOWLP封裝的特點(diǎn)為尺寸較小，無基板，塑封封裝。InFO封裝在某些方面與FOWLP具有相同的特點(diǎn)，而同時(shí)又在其上進(jìn)行了發(fā)展。

　　一般而言，Info封裝包含三種類型：InFO_oS、InFO_PoP以及InFO_LSI。而臺積電給蘋果提供的，就是Info_PoP封裝，它的全稱為Integrated Fan-out Package on Package，是FOWLP與PoP封裝的結(jié)合體，它將不同類型的芯片在垂直方向上堆疊在一起，下層為FOWLP封裝的芯片，上層為 DRAM 等被動(dòng)芯片，封裝之間通過TIV(Through Info Via)進(jìn)行電氣互聯(lián)。

　　與三星提供的PoP封裝相比，InFO_PoP不需要硅中介層，允許多個(gè)倒裝芯片組件被放置在封裝基板上，通過封裝襯底互連到彼此，不僅縮小了芯片面積與厚度，在價(jià)格上也更具競爭力，

　　據(jù)一位曾參與蘋果訂單的封測廠高層主管回憶，三星算是大意失荊州，當(dāng)臺積電提出InFO時(shí)，封裝經(jīng)驗(yàn)更豐富的三星，卻以為只要將既有的PoP封裝稍微改良，就可達(dá)到蘋果要求的厚度水準(zhǔn)，而事實(shí)顯然并非如此。

　　而InFO技術(shù)幾經(jīng)改良，不僅在iPhone上沿用至今，還讓Mac產(chǎn)品也受惠于此。

　　當(dāng)蘋果在2021年推出 20 核的 M1 Ultra 處理器時(shí)，它的 UltraFusion 2.5 TB/s 處理器間互連讓世界為之矚目，而如何做到這一點(diǎn)，也成為了所有半導(dǎo)體行業(yè)人士關(guān)心的問題。

　　它的背后，就是Info_PoP的迭代版本——Info_LSI技術(shù)。

　　Info_LSI封裝全稱Integrated Fan-out_Local Silicon Interconnect，此種封裝使用硅橋以

　　及RDL層代替整塊硅，達(dá)到了性能與成本的平衡，根據(jù)TechInsights的解析，硅橋?qū)�兩塊M1 Max處理器連接在一起，實(shí)現(xiàn)了低電阻、低延遲和高帶寬，而M1 Ultra 也是 TechInsights 記錄的*個(gè)使用 InFO-LSI 技術(shù)的設(shè)備示例。

　　先進(jìn)封裝不僅把兩顆處理器牢牢地粘合在一起，也在蘋果和臺積電之間搭建起了一座硅橋，兩個(gè)巨頭攜手，掀起了一場關(guān)于封裝的狂風(fēng)驟雨。

　　下一塊先進(jìn)封裝芯片

　　對于蘋果來說，滿足于現(xiàn)有封裝技術(shù)似乎是完全不可能的事情，即使是在工藝制程上遙遙*的臺積電，也在5nm節(jié)點(diǎn)上停留了許久，直到今年才完成了3nm節(jié)點(diǎn)的大規(guī)模量產(chǎn)，至于更遠(yuǎn)的GAA和2nm，短期內(nèi)肯定難以快速實(shí)現(xiàn)。

　　而蘋果作為電子消費(fèi)產(chǎn)品起家的一家公司，對于性能也有種超乎一般公司的執(zhí)著，每年一迭代手機(jī)里的處理器，性能也必須跟著迭代，而新生的自研芯片版Mac，更是需要在英特爾和AMD的壓力下，保持住自己*的性能功耗，而摩爾定律逐漸失效的今天，臺積電的先進(jìn)封裝就成為了蘋果壓箱底的法寶。

　　據(jù)臺媒報(bào)道，蘋果正小量試產(chǎn)最新的3D小芯片堆疊技術(shù)SoIC(單線集成電路小輪廓封裝)，目前規(guī)劃采用SoIC搭配InFO的封裝方案，預(yù)計(jì)用于MacBook，最快2025~2026年推出產(chǎn)品。

　　SoIC又是什么新技術(shù)呢?根據(jù)臺積電在第二十四屆年度技術(shù)研討會(huì)中的說明，SoIC是一種創(chuàng)新的多芯片堆疊技術(shù)，是一種晶圓對晶圓(Wafer-on-wafer)的鍵合(Bonding)技術(shù)，這是一種3D IC制程技術(shù)，可以讓臺積電具備直接為客戶生產(chǎn)3D IC的能力。

　　最讓人嘖嘖稱奇的是，SoIC技術(shù)是采用硅穿孔(TSV)技術(shù)，可以達(dá)到無凸起的鍵合結(jié)構(gòu)，可以把很多不同性質(zhì)的臨近芯片整合在一起，當(dāng)中最關(guān)鍵、最神秘之處，就在于接合的材料，號稱是價(jià)值高達(dá)十億美元的機(jī)密材料，因此能直接透過微小的孔隙溝通多層的芯片，達(dá)成在相同的體積增加多倍以上的性能，簡言之，可以持續(xù)維持摩爾定律的優(yōu)勢。

　　臺積電赴日本參加VLSI技術(shù)及電路研討會(huì)發(fā)表技術(shù)論文時(shí)，也針對SoIC技術(shù)發(fā)表過論文，表示SoIC解決方案將不同尺寸、制程技術(shù)及材料的裸晶堆疊在一起。相較于傳統(tǒng)使用微凸塊的三維積體電路解決方案，臺積電的SoIC的凸塊密度與速度高出數(shù)倍，同時(shí)大幅減少功耗。此外，SoIC能夠利用臺積電的InFO或CoWoS的后端先進(jìn)封裝至技術(shù)來整合其他芯片，打造強(qiáng)大的3D×3D系統(tǒng)級解決方案。

　　有媒體認(rèn)為，從臺積電最初提出的CoWoS技術(shù)，到獨(dú)占蘋果代工的InFO技術(shù)，下一個(gè)讓它笑傲于封裝行業(yè)的，就是SoIC技術(shù)。

　　目前，臺積電的SoIC技術(shù)已經(jīng)在竹南六廠(AP6)進(jìn)入量產(chǎn)，月產(chǎn)能近2000片，預(yù)期未來幾年將持續(xù)翻倍增長，AMD是其首發(fā)客戶，最新的MI300采用了 SoIC搭配CoWoS封裝的方案。

　　基于成本、設(shè)計(jì)等因素考慮，蘋果大概率會(huì)采用SoIC搭配InFO的解決方案，或許在M3 Ultra上就能一睹這項(xiàng)技術(shù)的實(shí)力。

　　PoP技術(shù)帶領(lǐng)iPhone殺入智能手機(jī)市場，InFO讓蘋果自研移動(dòng)芯片走上崛起之路，而SoIC，會(huì)讓蘋果在桌面端芯片上掀起一場新的封裝革命嗎?

　　「資料來源：」

　　一個(gè)「小媳婦部門」為何能讓臺積電擊敗三星、獨(dú)吃蘋果?——天下雜志

　　Apple M1 Ultra Advanced Packaging Innovative packaging architecture using Apple’s UltraFusion.——TechInsights

　　Apple Watch*拆解：主板結(jié)構(gòu)及內(nèi)部傳感器工藝深度分析——SITRI