PCIe 7.0 規(guī)范正式初稿（0.5 版本）公布，仍有望于明年全面發(fā)布

　　PCIe 規(guī)范制定組織 PCI-SIG 近日宣布 PCIe 7.0 規(guī)范的 0.5 版本，也就是其正式初稿現(xiàn)已向 PCI-SIG 成員公布。

　　相較于 2022 年初發(fā)布的 PCIe 6.0 規(guī)范，PCIe 7.0 規(guī)范在沿用 PAM4 信號調(diào)制方式的同時再次翻倍速率，可實現(xiàn) 128GT/s的原始數(shù)據(jù)速率，并在 x16 配置下實現(xiàn) 512GB/s的雙向比特率。

　　PCIe 7.0 架構(gòu)的開發(fā)重點是提升信道參數(shù)、覆蓋范圍和能源效率，旨在為 800G 以太網(wǎng)、AI / ML 工作負載，超大規(guī)模數(shù)據(jù)中心、高性能計算、量子計算、云等數(shù)據(jù)密集型應(yīng)用提供可擴展的互連解決方案。

　　PCI-SIG 協(xié)會表示，參考目前的開發(fā)進度，PCIe 7.0 規(guī)范的 1.0 正式版本仍有望于 2025 年內(nèi)推出。

　　IT之家查詢得知，行業(yè)企業(yè) Alphawave Semi 已于今年早些時候推出了 PCIe 7.0 信號發(fā)生和測量技術(shù)產(chǎn)品。

　　而對于消費者，PCIe 7.0 規(guī)范則更為遙遠，目前消費級平臺仍停留在 PCIe 5.0，尚未有 PCIe 6.0 產(chǎn)品問世。